ハードウェア:: VHDL :: Parser

Perlを使用してVHDLコードを解析するための完全な文法
今すぐダウンロード

ハードウェア:: VHDL :: Parser ランキングとまとめ

広告

  • Rating:
  • ライセンス:
  • Perl Artistic License
  • 価格:
  • FREE
  • 出版社名:
  • Greg London
  • 出版社のWebサイト:
  • http://search.cpan.org/gslondon/

ハードウェア:: VHDL :: Parser タグ


ハードウェア:: VHDL :: Parser 説明

Perlを使用してVHDLコードを解析するための完全な文法 Hardware :: VHDL :: Parserは、VHDLコードを解析するために必要な完全な文法を定義するPerlモジュールです。 この文法を過負荷にすることで、VHDLコードを介して実行され、特定の機能を実行するPerlスクリプトを簡単に作成できます。たとえば、hierarchy.pmはハードウェア:: VHDL :: Parserを使用してコンポーネントのインスタンス化のための文法規則を過負荷にします。 この単一の修正は、解析されているファイル内で発生するすべてのインスタンス名を印刷します。 これは、自動ビルドスクリプトの作成、またはVHDLデザインのグラフィカル階層ブラウザの作成に役立ちます。このモジュールは現在ベータリリースにあります。 すべてのコードは変更される可能性があります。 バグレポートはwelcome.synopsisを使用します。 $ PARSER =新しいハードウェア:: VHDL ::パーサー; $ parser-> filename（@argv）; 要件： ・Perl


ハードウェア:: VHDL :: Parser 関連ソフトウェア

私たちに関しては