Verilog ::ネットリスト

Verilogネットリスト
今すぐダウンロード

Verilog ::ネットリスト ランキングとまとめ

広告

  • Rating:
  • ライセンス:
  • Perl Artistic License
  • 価格:
  • FREE
  • 出版社名:
  • Wilson Snyder
  • 出版社のWebサイト:
  • http://search.cpan.org/wsnyder/Verilog-Perl-3.035/Parser/Parser.pm

Verilog ::ネットリスト タグ


Verilog ::ネットリスト 説明

Verilogネットリスト Verilog :: NetListは、Verilog NetListを持つPerlモジュールです..Synopsisを使用するVerilog :: NetListを使用します。 #設定オプションでファイルが見つかることができるVerilog :: getoptを見つけることができます。 My $ opt = new Verilog :: getopt; $ OPT->パラメータ( "+ INCDIR + Verilog"、-y "、" Verilog "、); #prepare NetList My $ NL = new Verilog :: NetList(オプション=> $ OPT、);私の$ファイル( 'testnetlist.v'){$ nl-> read_file(filename => $ file); $ nl-> link()任意のサブモジュールで読み込まれます。 $ NL-> LINT(); $ NL-> EXIT_IF_ERROR(); Foreach My $ mod($ nl-> top_modules_sorted){show_hier($ mod、 ""、 ""、 ""); sub show_hier {My $ mod = shift;私の$ indent = Shift。私の$ hier =シフト。 My $ CellName = Shift; if(!$ cellname){$ hier = $ mod-> name;} #top modules {$ Hier。= "。$ cellname"; #append cellname printf( "%-45s%s "、$ INDENT"モジュール "。$ mod-> name、$ hier); Foreach My $ SIG($ mod-> ports_sorted){printf($ INDENT"%sput%s "、$ sig-> direction、$ sig-> name); $ cell($ mod-> cells_sorted){printf($ INDENT"セル%s) "、$ cell-> name); Foreach My $ PIN($ cell-> pins_sorted){printf($ INDENT"。%s(%s) "、$ pin-> name、$ pin-> netname); show_hier($ cell-> submod、$ INDENT、$ hier、$ cell-> name)$ cell-> submod;}}} verilog: :ネットリストは、設計データベース全体に関する相互接続情報を読み取り、保持します。各ファイルから読み取られたテキストを含みます。ファイルには、インスタンス化できる個々のブロックであり(Synopsysの用語でデザインします。)モジュールにはポートがあります。これは、そのモジュール内のネットと外部のネットワーク間の相互接続です。モジュールもそのモジュール。モジュールの内側にロジックを相互接続するネット(AKA信号)を持ちます。モジュールのインスタンス化はセルです。セルには、インスタンス化を行っているモジュールのネットに相互接続するピンがあります。これらのタイプ、ファイル、モジュール、ポート、ネット、セル、ピンにはクラスがあります。例えばVeri log :: netlist :: cellは、そのセルを相互接続するVerilog :: NetList :: Pinのリストを持っています。要件: ・Perl


Verilog ::ネットリスト 関連ソフトウェア